标簽：半導體封裝

晶圓代工龍頭台積電7納米制程接單滿載到年底，受惠于蘋果、賽靈思（Xilinx）、博通（Broadcom）、超微（AMD）、聯發(fā)科等大客戶訂單湧入，包括InFO（整合型扇出封裝）及CoWoS（基闆上晶圓上芯片封裝）等先進(jìn)封裝産能(néng)利用率同樣全線滿載，可望帶動下半年業績續創曆年同期新高紀錄。

■ SoIC及WoW試産成(chéng)功

此外，看好(hǎo)未來5G、人工智能(néng)（AI）、高效能(néng)運算（HPC）等新應用，芯片設計走向(xiàng)異質整合及系統化設計，台積電擴大先進(jìn)封裝技術研發(fā)，采用矽中介層（Si Interposer）或小芯片（Chiplet）等方法，將(jiāng)存儲器及邏輯芯片緊密集成(chéng)。同時，台積電順利試産7納米系統整合芯片（SoIC）及16納米晶圓堆疊晶圓（WoW）等3D IC封裝制程，預期2021年之後(hòu)進(jìn)入量産。

台積電WLSI（晶圓級系統整合）技術平台整合了晶圓制程及産能(néng)核心競争力，透過(guò)封裝技術滿足客戶在系統級與封裝上的需求。讓客戶能(néng)利用台積電晶圓到封裝整合服務，在最佳上市時間推出高競争力産品。

台積電持續看到CoWoS在AI/HPC應用上的高度成(chéng)長(cháng)，去年完成(chéng)搭載7納米邏輯IC及第二代高頻寬存儲器（HBM 2）的CoWoS封裝量産，包括超微、英偉達（NVIDIA）、博通、賽靈思等均是主要客戶。台積電藉由高制造良率、更大矽中介層與封裝尺寸能(néng)力的增強、以及功能(néng)豐富的矽中介層，例如内含嵌入式電容器的矽中介層，使得台積電在CoWoS技術上的領先地位得以更加強化。

■ InFO及CoWoS接單滿載

另外，在InFO封裝部份，除了替蘋果代工搭載7納米A12應用處理器及行動式DRAM的InFO-PoP Gen-3（第三代整合型扇出層疊封裝），亦完成(chéng)能(néng)整合多顆16納米邏輯芯片的InFO_oS（整合型扇出暨封裝基闆）量産，聯發(fā)科旗下擎發(fā)已采用該制程量産。再者，台積電推出InFO_MS（整合型扇出暨存儲器及基闆）先進(jìn)封裝技術并獲賽靈思采用。

台積電今年已完成(chéng)第四代InFO-PoP Gen-4認證及進(jìn)入量産，能(néng)提高散熱性能(néng)及整合各種(zhǒng)DRAM，法人預期蘋果A13處理器將(jiāng)采用，在未來發(fā)展上，新一代整合式被動元件（IPD）提供高密度電容器和低有效串聯電感（ESL）以增強電性，已通過(guò)InFO-PoP認證，可滿足5G及AI相關應用。台積電看好(hǎo)5G毫米波（mmWave）發(fā)展開(kāi)發(fā)InFO-AIP（整合型扇出壓線封裝），將(jiāng)射頻芯片及毫米波天線整合于一個封裝中，未來還(hái)能(néng)應用在技術快速演進(jìn)的汽車雷達及自駕車上。

近日，全球第二大晶圓代工廠格芯（GlobalFoundries）宣布，采用12nm FinFET工藝，成(chéng)功流片了基于ARM架構的高性能(néng)3D封裝芯片。這(zhè)意味着格芯亦投身于3D封裝領域，將(jiāng)與英特爾、台積電等公司一道(dào)競争異構計算時代的技術主動權。

放棄7nm 格芯轉攻3D封裝

據報道(dào)，格芯攜手ARM公司驗證了3D設計測試（DFT）方法，可以在芯片上集成(chéng)多種(zhǒng)節點技術，優化邏輯電路、内存帶寬和射頻性能(néng)，可向(xiàng)用戶提供更多差異化的解決方案。格芯平台首席技術專家John Pellerin表示：“在大數據與認知計算時代，先進(jìn)封裝的作用遠甚以往。AI的使用與高吞吐量節能(néng)互連的需求，正通過(guò)先進(jìn)封裝技術推動加速器的增長(cháng)。”

随着運算的複雜化，異構計算大行其道(dào)，更多不同類型的芯片需要被集成(chéng)在一起(qǐ)，而依靠縮小線寬的辦法已經(jīng)無法同時滿足性能(néng)、功耗、面(miàn)積以及信号傳輸速度等多方面(miàn)的要求。在此情況下，越來越多的半導體廠商開(kāi)始把注意力放在系統集成(chéng)層面(miàn)，通過(guò)封裝技術尋求解決方案。這(zhè)使得3D封裝成(chéng)爲當前國(guó)際上幾大主流半導體晶圓制造廠商重點發(fā)展的技術。

雖然格芯在去年宣布放棄繼續在7nm以及更加先進(jìn)的制造工藝方向(xiàng)的研發(fā)，但這(zhè)并不意味着其在新技術上再也無所作爲。此次在3D封裝技術上的發(fā)力，正是格芯在大趨勢下所做出的努力，其新開(kāi)發(fā)的3D封裝解決方案不僅可爲IC設計公司提供異構邏輯和邏輯/内存集成(chéng)途徑，還(hái)可以優化生産節點制造，從而實現更低延遲、更高帶寬和更小特征尺寸。

3D封裝成(chéng)半導體巨頭發(fā)展重點

同爲半導體巨頭的英特爾、台積電在3D封裝上投入更早，投入的精力也更大。去年年底，英特爾在其“架構日”上首次推出全球第一款3D封裝技術Foveros，在此後(hòu)不久召開(kāi)的CES2019大展上展出了采用Foveros技術封裝而成(chéng)的Lakefield芯片。根據英特爾的介紹，該項技術的最大特點是可以在邏輯芯片上垂直堆疊另外一顆邏輯芯片，實現了真正意義上的3D堆疊。

而在日前召開(kāi)的SEMICON West大會上，英特爾再次推出了一項新的封裝技術Co-EMIB。這(zhè)是一個將(jiāng)EMIB和Foveros技術相結合的創新應用。它能(néng)夠讓兩(liǎng)個或多個Foveros元件互連，并且基本達到單芯片的性能(néng)水準。設計人員也能(néng)夠利用Co-EMIB技術實現高帶寬和低功耗的連接模拟器、内存和其他模塊。

台積電在3D封裝上的投入也很早。業界有一種(zhǒng)說法，正是因爲台積電對(duì)先進(jìn)封裝技術的重視，才使其在與三星的競争中占得優勢，獲得了蘋果的訂單。無論這(zhè)個說法是否爲真，封裝技術在台積電技術版圖中的重要性已越來越突出。

在日前舉辦的2019中國(guó)技術論壇（TSMC2019 Technology Symposium）上，台積電集中展示了從CoWoS、InFO的2.5D封裝到SoIC的3D封裝技術。CoWoS和InFO采用矽中介層把芯片封裝到矽載片上，并使用矽載片上的高密度走線進(jìn)行互連，從而實現亞3D級别的芯片堆疊效果。SoIC則是台積電主推的3D封裝技術，它通過(guò)晶圓對(duì)晶圓（Wafer-on-wafer）的鍵合方式，可以將(jiāng)不同尺寸、制程技術及材料的小芯片堆疊在一起(qǐ)。相較2.5D封裝方案，SoIC的凸塊密度更高，傳輸速度更快，功耗更低。

對(duì)此，半導體專家莫大康表示，半導體廠商希望基于封裝技術（而非前道(dào)制造工藝），將(jiāng)不同類型的芯片和小芯片集成(chéng)在一起(qǐ)，從而接近甚至是達到系統級單芯片（SoC）的性能(néng)。這(zhè)在異構計算時代，面(miàn)對(duì)多種(zhǒng)不同類型的芯片集成(chéng)需求，是一種(zhǒng)非常有效的解決方案。

封裝子系統“IP”或將(jiāng)成(chéng)趨勢之一

産品功能(néng)、成(chéng)本與上市時間是半導體公司關注的最主要因素。随着需求的不斷增加，如果非要把所有電路都(dōu)集成(chéng)在一顆芯片之上，必然導緻芯片的面(miàn)積過(guò)大，同時增加設計成(chéng)本和工藝複雜度，延長(cháng)産品周期，因此會增大制造工藝複雜度，也會讓制造成(chéng)本越來越高。這(zhè)也是異構計算時代，人們面(miàn)臨的主要挑戰。因此，從技術趨勢來看，主流半導體公司依托3D封裝技術，可以對(duì)複雜的系統級芯片加以實現。

根據莫大康的介紹，人們還(hái)在探索采用多芯片異構集成(chéng)的方式把一顆複雜的芯片分解成(chéng)若幹個子系統，其中一些子系統可以實現标準化，然後(hòu)就像IP核一樣把它們封裝在一起(qǐ)。這(zhè)或許成(chéng)爲未來芯片制造的一個發(fā)展方向(xiàng)。當然，這(zhè)種(zhǒng)方式目前并非沒(méi)有障礙。首先是散熱問題。芯片的堆疊會讓散熱問題變得更加棘手，設計人員需要更加精心地考慮系統的結構，以适應、調整各個熱點。

更進(jìn)一步，這(zhè)將(jiāng)影響到整個系統的架構設計，不僅涉及物理架構，也有可能(néng)會影響到芯片的設計架構。此外，測試也是一個挑戰。可以想象在一個封裝好(hǎo)的芯片組中，即使每一顆小芯片都(dōu)能(néng)正常工作，也很難保證集成(chéng)在一起(qǐ)的系統級芯片保持正常。對(duì)其進(jìn)行正确測試需要花費更大功夫，這(zhè)需要從最初EDA的工具，到仿真、制造以及封裝各個環節的協同努力。

針對(duì)HPC芯片封裝技術，台積電已在2019年6月于日本VLSI技術及電路研讨會(2019 Symposia on VLSI Technology & Circuits)中，提出新型态SoIC(System on Integrated Chips)之3D封裝技術論文；透過(guò)微縮凸塊(Bumping)密度，提升CPU/GPU處理器與存儲器間整體運算速度。

整體而言，期望借由SoIC封裝技術持續延伸，并作爲台積電于InFO(Integrated Fan-out)、CoWoS(Chip on Wafer on Substrate)後(hòu)端先進(jìn)封裝之全新解決方案。

運用垂直疊合與微縮體積方法，3D封裝成(chéng)功提升HPC工作效率

由于半導體發(fā)展技術的突破、元件尺寸逐漸微縮之際，驅使HPC芯片封裝發(fā)展必須考量封裝所需之體積與芯片效能(néng)的提升，因此對(duì)HPC芯片封裝技術的未來發(fā)展趨勢，除了現有的扇出型晶圓級封裝(FOWLP)與2.5D封裝外，將(jiāng)朝向(xiàng)技術難度更高的3D封裝技術爲開(kāi)發(fā)目标。

▲HPC之3D IC封裝概念圖（Source：拓墣産業研究院整理，2019.8）

所謂的3D封裝技術，主要爲求再次提升AI之HPC芯片的運算速度及能(néng)力，試圖將(jiāng)HBM高頻寬存儲器與CPU/GPU/FPGA/NPU處理器彼此整合，并藉由高端TSV(矽穿孔)技術，同時將(jiāng)兩(liǎng)者垂直疊合于一起(qǐ)，減小彼此的傳輸路徑、加速處理與運算速度，提高整體HPC芯片的工作效率。

台積電與Intel積極推出3D封裝，將(jiāng)引領代工封測廠一并跟進(jìn)

依現行3D封裝技術，由于必須垂直疊合HPC芯片内的處理器及存儲器，因此就開(kāi)發(fā)成(chéng)本而言，比其他兩(liǎng)者封裝技術(FOWLP、2.5D封裝)高出許多，制程難度上也更複雜、成(chéng)品良率較低。

▲HPC封裝趨勢發(fā)展比較表（Source：拓墣産業研究院整理，2019.8）

目前3D封裝技術已對(duì)外公告的最新成(chéng)果，現階段除了半導體代工制造龍頭台積電最積極，已宣布預計于2020年導入量産SoIC和WoW(Wafer on Wafer)等3D封裝技術外，另有IDM大廠Intel也提出Foveros之3D封裝概念，將(jiāng)于2019下半年迎戰後(hòu)續處理器與HPC芯片之封裝市場。

随着半導體代工制造商與IDM廠陸續針對(duì)3D封裝技術投入研發(fā)資源，也將(jiāng)引領另一波3D封測技術風潮，相信代工封測廠(如日月光、Amkor等)也將(jiāng)加緊腳步，跟上此波3D封裝技術的發(fā)展趨勢。

商務合作請加微信：izziezeng

加入集邦半導體交流群，請加微信：DRAMeXchange2019

7月12日，高端印刷電路闆制造商奧特斯宣布，爲了響應市場對(duì)于高性能(néng)計算需求的不斷增長(cháng)，公司將(jiāng)擴産其戰略支柱型業務半導體封裝載闆。計劃在重慶新建一座工廠，同時擴大位于奧地利利奧本工廠的産能(néng)。爲此，公司計劃在未來五年内投資近10億歐元，主要用于建設重慶新廠，該投資基于奧特斯與全球領先的集成(chéng)電路制造商的緊密合作。

随着數字化，人工智能(néng)、機器人以及自動駕駛的蓬勃發(fā)展，市場對(duì)于高速數據處理能(néng)力的需求日益強勁，對(duì)于數據運算和存儲能(néng)力提出更高的要求，驅動着半導體封裝載闆在内的所有應用于高性能(néng)計算模組的技術革新。

基于這(zhè)一投資，奧特斯緻力于可持續性盈利發(fā)展的目标，同時強化其半導體封裝載闆業務的市場地位，積極地參與到這(zhè)個不斷增長(cháng)中的市場。如同高端印制電路闆那般，半導體封裝載闆業務正成(chéng)爲奧特斯具有重要戰略意義的發(fā)展支柱。這(zhè)座最先進(jìn)的工廠將(jiāng)設立在奧特斯重慶現有廠區内，并即將(jiāng)動工建設，預計于2021年底投産。

據仙桃日報報道(dào)，7月6日，台灣利科光學(xué)半導體封裝及産業鏈項目在仙桃舉行簽約儀式。

根據報道(dào)，該項目總投資75億元，分兩(liǎng)期建設，一期投資35億元，主要開(kāi)展光學(xué)半導體封裝、觸控屏幕及顯示成(chéng)品模組生産。首期項目全部投産後(hòu)，可實現年産值35億元，創稅收7000萬元。

資料顯示，台灣利科創聯國(guó)際有限公司成(chéng)立于1990年，是一家專門從事(shì)半導體引線框架、精密金屬制品、石墨烯新材料等研發(fā)與生産的大型企業，是惠普、戴爾、富士康、華爲、小米、OPPO和VIVO等著名企業的優質供應商。

而仙桃是全國(guó)縣域經(jīng)濟百強縣市，也是湖北省除武漢之外的第二大台資台商集聚區。仙桃市場經(jīng)濟活躍，資源要素彙集，營商環境優良，投資回報高效，是企業投資布點的不二之選。

仙桃市市委書記胡玖明表示，台灣利科項目簽約落戶，标志着利科集團拓展中部市場、擴大自身發(fā)展邁出了新的一步，必將(jiāng)爲公司的蓬勃發(fā)展添上濃墨重彩的一筆，也必將(jiāng)爲仙桃加快工業轉型升級、推動高質量發(fā)展注入新的動力。

佛山半導體産業發(fā)展再次提速。近期，由佛山市南海區廣工大數控裝備協同創新研究院（下稱“廣工大研究院”）等聯合主辦的國(guó)際闆級扇出型封裝交流會在廣工大研究院舉行。此舉將(jiāng)加快推進(jìn)佛山半導體封裝産業發(fā)展，建設闆級扇出型封裝示範線，服務本地半導體上下遊企業發(fā)展。

會上，廣東阿達智能(néng)裝備有限公司、佛山坦斯盯科技有限公司、TOWA株式會社等企業作爲首批闆級扇出型封裝創新聯合體代表，舉行了闆級扇出型封裝創新聯合體啓動儀式。“這(zhè)意味着廣東省半導體智能(néng)裝備和系統集成(chéng)創新中心（下稱‘半導體創新中心’）進(jìn)入快速發(fā)展階段。”廣工大研究院院長(cháng)楊海東說。

抱團成(chéng)立聯合體

“佛山芯”研制進(jìn)程加快

作爲全球電子産品制造中心，中國(guó)集成(chéng)電路發(fā)展迅速，今年正逐漸成(chéng)爲全球集成(chéng)電路産業發(fā)展的熱土，也是全球最大的半導體消費市場。目前，國(guó)内外的電子産品供應商都(dōu)在中國(guó)設立半導體制造中心，但與消費市場形成(chéng)鮮明對(duì)比的是國(guó)内芯片研發(fā)能(néng)力薄弱。

爲加快“佛山芯”研制進(jìn)程，會上，廣東阿達智能(néng)裝備有限公司、佛山坦斯盯科技有限公司、TOWA株式會社、SCREEN制造株式會社、宇宙集團、浙江中納晶微電子科技有限公司、5G中高頻器件創新中心、北京中電科電子裝備有限公司、蘇州芯唐格電子科技有限公司作爲首批闆級扇出型封裝創新聯合體代表，進(jìn)行了闆級扇出型封裝創新聯合體啓動儀式。而随着闆級扇出型封裝創新聯合體的成(chéng)立，將(jiāng)有利于集聚海内外半導體創新資源，對(duì)芯片的上中下遊封裝環節進(jìn)行技術攻關，建設闆級扇出型封裝示範線及服務平台。

對(duì)此，佛山高新區管委會副主任匡東明表示，佛高區接下來將(jiāng)不斷加大政策扶持力度，支持創新中心建設闆級扇出型封裝示範線，加快半導體封裝裝備及材料技術突破，推進(jìn)半導體産業實現跨越式發(fā)展。

他表示，佛山高新區將(jiāng)與省市各級部門形成(chéng)合力，爲創新中心提供專項建設引導資金，同時做好(hǎo)研發(fā)和實驗室場地安排，爲半導體創新中心吸引戰略性科技人才和集聚高端創新資源做好(hǎo)全域服務。

將(jiāng)建國(guó)内首條闆級扇出型封裝示範線

引領半導體産業發(fā)展邁上新台階

半導體産業比較常見的晶圓級扇出型封裝技術較爲成(chéng)熟，但面(miàn)臨成(chéng)本瓶頸，一旦尺寸超過(guò)12寸，成(chéng)本就會成(chéng)指數型上升。而闆級扇出型封裝技術突破了這(zhè)一問題，半導體封裝尺寸從12寸晶圓到600×600毫米大闆尺寸的跨越，成(chéng)本將(jiāng)大大降低，良品率也會大大提高。

半導體創新中心是佛山第一家省級制造業創新中心，中心聯合北京、上海、香港、台灣等地的企業，對(duì)芯片的下遊封裝環節進(jìn)行技術攻關，建設大闆級扇出型封裝示範線及服務平台，開(kāi)展工藝及可靠性驗證，服務半導體設備和材料提升，發(fā)揮對(duì)半導體産業發(fā)展的帶動作用，加快在佛山形成(chéng)半導體産業集聚。

今年年初，半導體創新中心啓動了大闆級扇出封裝公共技術服務平台，平台主要建設國(guó)内首條闆級扇出封裝示範線，并産出一批具有自主知識産權的半導體封裝裝備。

“目前，半導體創新中心已引進(jìn)了劉建影院士、崔成(chéng)強、林挺宇等多位國(guó)家人才，林挺宇牽頭的多芯片闆級扇出集成(chéng)封裝技術創業團隊獲得了2018年佛山市B類科技創新團隊扶持。”廣東佛智芯微電子技術研究有限公司總經(jīng)理崔成(chéng)強在對(duì)半導體創新中心工作進(jìn)行彙報時說，半導體創新中心依托中科院微電子所、廣東工業大學(xué)省部共建精密電子制造技術與裝備國(guó)家重點實驗室資源，行業龍頭企業和高校科研機構，共同成(chéng)立了廣東佛智芯微電子技術研究有限公司。通過(guò)開(kāi)發(fā)低成(chéng)本闆級扇出型封裝新型工藝，推進(jìn)國(guó)内首條闆級扇出型封裝示範線建設，爲闆級扇出設備、工藝、材料改進(jìn)及升級換代提供有力參考依據。

“下一步，半導體創新中心將(jiāng)在關鍵技術研發(fā)、設備升級服務、工藝及可靠性驗證方面(miàn)，與各企業通力合作，推動闆級扇出型封裝工作取得新進(jìn)展、邁上新台階。”楊海東說。

2018年6月，功率半導體廠商揚傑科技與半導體材料企業中環股份宣布攜手發(fā)力半導體封裝領域，日前揚傑科技在互動平台上透露了該合作項目的進(jìn)程。

根據此前公告，揚傑科技與中環股份、宜興經(jīng)濟技術開(kāi)發(fā)區簽訂《集成(chéng)電路器件封裝基地戰略合作框架協議》，各方同意聯合在江蘇宜興投資建設集成(chéng)電路器件封裝基地，其中揚傑科技與中環股份成(chéng)立合資公司（無錫中環揚傑半導體有限公司），負責封裝基地的建設和運營。

封裝基地總投資規模約10億元（分期進(jìn)行），將(jiāng)分兩(liǎng)期實施。其中一期爲塑封高壓矽堆系列産品、小型化矽整流橋産線，二期計劃2020年啓動，將(jiāng)建設半導體分立器件自動化生産線以及8英寸晶圓的集成(chéng)電路封裝線和測試平台。

今日（4月8日），揚傑科技在互動平台上表示，無錫中環揚傑半導體有限公司的封裝基地已于2018年下半年開(kāi)工建設，預計2019年下半年可以投産。

2018年6月，功率半導體廠商揚傑科技與半導體材料企業中環股份宣布攜手發(fā)力半導體封裝領域，日前揚傑科技在互動平台上透露了該合作項目的進(jìn)程。

根據此前公告，揚傑科技與中環股份、宜興經(jīng)濟技術開(kāi)發(fā)區簽訂《集成(chéng)電路器件封裝基地戰略合作框架協議》，各方同意聯合在江蘇宜興投資建設集成(chéng)電路器件封裝基地，其中揚傑科技與中環股份成(chéng)立合資公司（無錫中環揚傑半導體有限公司），負責封裝基地的建設和運營。

封裝基地總投資規模約10億元（分期進(jìn)行），將(jiāng)分兩(liǎng)期實施。其中一期爲塑封高壓矽堆系列産品、小型化矽整流橋産線，二期計劃2020年啓動，將(jiāng)建設半導體分立器件自動化生産線以及8英寸晶圓的集成(chéng)電路封裝線和測試平台。

今日（4月8日），揚傑科技在互動平台上表示，無錫中環揚傑半導體有限公司的封裝基地已于2018年下半年開(kāi)工建設，預計2019年下半年可以投産。