前不久英特爾聯合加州大學(xué)伯克利分校的研究人員開(kāi)發(fā)了一種(zhǒng)新的MESO（磁電自旋軌道(dào)）邏輯器件，其工作電壓可以從3V降低到500mV，能(néng)耗減少10-30倍，性能(néng)提升5倍，該技術有望取代現有的CMOS半導體工藝，成(chéng)爲未來計算技術的基礎。英特爾對(duì)這(zhè)個技術很重視，在宣傳上也不遺餘力，這(zhè)種(zhǒng)情況在以往可不多見，畢竟普通人對(duì)枯燥的技術是沒(méi)興趣了解的。
提到半導體工藝，在這(zhè)個問題上英特爾被罵了很多年的“擠牙膏”，但事(shì)實上英特爾這(zhè)幾年來在CPU架構、指令集及工藝上還(hái)是有不少進(jìn)展的，不過(guò)從2014年14nm節點到現在，英特爾在CPU處理器上确實沒(méi)有取得明顯進(jìn)展，以往兩(liǎng)年一升級的Tick-Tock鍾擺戰略也完了，所以英特爾被玩家調侃擠牙膏不是沒(méi)理由的。
在上周的英特爾架構日活動上，英特爾一反常态地公布了多項CPU架構、半導體工藝、芯片封裝以及核顯、獨顯架構上的進(jìn)展。這(zhè)次會議雖然規模很小，但是影響深遠，标志着英特爾在未來的芯片架構、工藝上的重大變化。今天的超能(néng)課堂我們就來聊聊英特爾的這(zhè)些變化，特别是Sunny Cove架構及3D封裝Foreros技術。
“摩爾定律”到頭了，線寬微縮終有盡時
如果說英特爾近年來遭遇的難題以及這(zhè)次轉變，繞不過(guò)的一個話題就是摩爾定律，它的提出者戈登·摩爾是英特爾創始人之一，當年提出摩爾定律時還(hái)沒(méi)有創立英特爾，1965年《電子學(xué)雜志》發(fā)表了時任仙童半導體工程師戈登·摩爾的一篇文章，他在文中預言半導體芯片上的晶體管數量會以每年翻倍的速度增長(cháng)，這(zhè)個就是“摩爾定律”的由來，這(zhè)個定律随後(hòu)也在不斷修正，1975年摩爾將(jiāng)其改爲每2年晶體管數量翻倍。
摩爾定律
摩爾定律在過(guò)去50年中成(chéng)爲半導體行業的金科玉律，指導着行業技術發(fā)展，英特爾也成(chéng)爲摩爾定律最堅定的支持者，之前的Tick-Tock戰略實際上就是摩爾定律的變種(zhǒng)，2年升級一次工藝、架構，每次升級都(dōu)會大幅降低晶體管成(chéng)本，提升晶體管密度。
但是摩爾定律沒(méi)法一直持續下去，随着晶體管的不斷縮小，人們開(kāi)始遇到兩(liǎng)個問題，一個是技術上的，10nm節點及之後(hòu)，CMOS工藝的栅極氧化層越來越薄，可能(néng)隻有10個原子的厚度，導緻量子效應愈加嚴重，而光刻工藝也會越來越難，目前的預測是5nm節點實際上就是摩爾定律的終結了。
除了技術原因，經(jīng)濟效應越來越低也是摩爾定律終結的重要原因，此前半導體工藝升級會帶來成(chéng)本下降，但是随着工藝微縮困難增加，半導體制造使用的先進(jìn)材料、多重曝光以及EUV光刻機等都(dōu)會大幅增加制造成(chéng)本，晶體管微縮帶來的成(chéng)本降低已經(jīng)被增加的成(chéng)本抵消了。
對(duì)于摩爾定律，FinFET工藝及FD-SOI工藝的發(fā)明人、加州大學(xué)伯克利分校教授，IEEE院士、美國(guó)工程院院士、中科院外籍院士胡正明之前提到過(guò)“集成(chéng)電路的發(fā)展路徑并不一定非要把線寬越做越小，現在存儲器已經(jīng)朝三維方向(xiàng)發(fā)展了。當然我們希望把它做得更小，可是我們也可以采取其他方法推進(jìn)集成(chéng)電路技術的發(fā)展，比如減少芯片的能(néng)耗。這(zhè)個方向(xiàng)芯片還(hái)有1000倍的能(néng)耗可以降低。線寬的微縮總是有一個極限的，到了某種(zhǒng)程度，就沒(méi)有經(jīng)濟效應，驅動人們把這(zhè)條路徑繼續走下去。但是我們并不一定非要一條路走到黑，我們也可以轉換一個思路，同樣可能(néng)實現我們想要達到的目的。”
英特爾解綁芯片架構與工藝，向(xiàng)3D封裝進(jìn)發(fā)
盡管英特爾嘴上依然不承認摩爾定律終結，但是這(zhè)次的架構日上英特爾并沒(méi)有提及10nm工藝以及未來的7nm工藝具體進(jìn)展，他們重點介紹的其實不是制造工藝，而是新型封裝技術Foveros，而3D封裝也被視爲後(hòu)摩爾定律時代的一個方向(xiàng)，這(zhè)也是上面(miàn)胡正明教授所說的不要一條道(dào)走到黑，轉換思路的結果。
英特爾是一家IDM垂直整合型半導體公司，自己設計芯片架構，自己生産芯片，然後(hòu)自己封裝芯片。就CPU業務來說，以往的時候，英特爾會針對(duì)不同的工藝開(kāi)發(fā)不同的CPU架構，針對(duì)新工藝開(kāi)發(fā)的架構可以最大化利用工藝優勢，但是缺點就是架構與工藝捆綁起(qǐ)來，不夠靈活，這(zhè)也是爲什麼(me)英特爾10nm工藝不斷延期，英特爾不能(néng)使用14nm生産10nm架構，隻能(néng)耗着等的原因。
現在英特爾學(xué)乖了，工藝跟架構分離，萬一工藝延期了，CPU架構也不用幹等着，理論上英特爾現在就可以用14nm工藝生産原本用于10nm工藝的Ice Lake處理器了。不僅如此，英特爾現在還(hái)更上一層樓，帶來了全新的Foveros 3D封裝。
爲了讓大家理解Foveros封裝，英特爾做了很詳細的解釋，簡單來說就是單片時代處理器内部的CPU核心、GPU核心、IO單元、内存控制器等子單元都(dōu)是同一工藝的，但是不同的單元實際上對(duì)工藝的需求不同，CPU、GPU核心對(duì)性能(néng)要求高，上先進(jìn)工藝是值得的，但是IO單元、控制器單元不需要這(zhè)麼(me)先進(jìn)的工藝，所以他們是可以使用不同工藝然後(hòu)集成(chéng)到一起(qǐ)的。
在Foveros之前，英特爾推出了EMIB封裝技術，就是把不同的工藝的IP核心集成(chéng)到一起(qǐ)，而Foveros封裝更進(jìn)一步，不僅具備2D封裝的所有優勢，還(hái)能(néng)大幅重構系統芯片。
根據英特爾所說，該技術提供了極大的靈活性，因爲設計人員可在新的産品形态中“混搭”不同的技術專利模塊與各種(zhǒng)存儲芯片和I/O配置。并使得産品能(néng)夠分解成(chéng)更小的“芯片組合”，其中I/O、SRAM和電源傳輸電路可以集成(chéng)在基礎晶片中，而高性能(néng)邏輯“芯片組合”則堆疊在頂部。
英特爾預計將(jiāng)從2019年下半年開(kāi)始推出一系列采用Foveros技術的産品。首款Foveros産品將(jiāng)整合高性能(néng)10nm計算堆疊“芯片組合”和低功耗22FFL基礎晶片。它將(jiāng)在小巧的産品形态中實現世界一流的性能(néng)與功耗效率。
AMD在Zen 2處理器上也使用了類似的封裝
在使用3D封裝提升芯片性能(néng)、集成(chéng)度方面(miàn)，英特爾其實不孤獨，在他們之前AMD在7nm Zen 2處理器上也使用了類似的理念，其CPU核心使用先進(jìn)的7nm工藝制造，IO核心、内存控制器等單元使用的是14nm工藝，然後(hòu)將(jiāng)兩(liǎng)個子單元封裝在一起(qǐ)。
英特爾Core内核路線圖：大小核時代來臨，Sunny Cove首發(fā)
在通過(guò)Foveros 3D封裝技術“解決”工藝問題之後(hòu)，英特爾還(hái)需要在CPU架構升級來提升IPC性能(néng)，因爲現在14nm+++工藝潛力挖掘差不多了，哪怕是未來的10nm工藝量産了，性能(néng)恐怕也是無法大幅超越14nm工藝的，所以CPU架構對(duì)英特爾的作用比以往更重要。
在架構日上，英特爾也更新了Core内核路線圖，實際上是分爲兩(liǎng)個類别的，大核心是Core系列，首發(fā)的是Sunny Cove微内核，主要聚焦在ST單核性能(néng)、全新ISA及并行性三個方面(miàn)，之後(hòu)是Willow Cove，改進(jìn)重點是緩存、晶體管優化、安全功能(néng)，再往後(hòu)是Goden Cove内核，重點是ST單線程、AI性能(néng)、網絡/5G、安全功能(néng)等。
Atom處理器的小核心路線圖升級周期比Core更長(cháng)，明年首發(fā)的是Trement，重點提升ST單線程性能(néng)、網絡服務器及續航，2021年還(hái)會有Gracemont，重點提升單線程性能(néng)及頻率、矢量性能(néng)，再往後(hòu)的架構還(hái)沒(méi)确定，隻是一個方向(xiàng)了。
對(duì)PC玩家來說，最期待的還(hái)是Sunny Cove架構，2019年開(kāi)始它會是英特爾下一代服務器及PC處理器的主力架構。根據英特爾所說，該架構主要改進(jìn)是：
·增強的微架構，可并行執行更多操作。
·可降低延遲的新算法。
·增加關鍵緩沖區和緩存的大小，可優化以數據爲中心的工作負載。
·針對(duì)特定用例和算法的架構擴展。例如，提升加密性能(néng)的新指令，如矢量AES和SHA-NI，以及壓縮/解壓縮等其它關鍵用例。
Sunny Cove架構與Skylake架構對(duì)比
上圖就是Sunn Cove（右）與現有的Skylake架構（左）的渲染流水線對(duì)比，後(hòu)者是2015年發(fā)布的架構了，第一代14nm處理器Broadwell由于進(jìn)度關系沒(méi)産生什麼(me)影響力，而Skylake架構一直衍生出了Kaby Lake、Coffee Lake、Wisky Lake、Cascade Lake等架構，在移動、桌面(miàn)及服務器領域全面(miàn)開(kāi)花。
在如何實現CPU IPC性能(néng)提升的方式上，英特爾總結了三個字——更深（deeper）、更寬（wider）、更智能(néng)（smarter），全面(miàn)提升從前端到執行單元的性能(néng)、位寬。
在更深方面(miàn)，Sunny Cove的L1數據緩存從32KB增加到48KB，增加了50%，L2緩存、uop緩存、二級TLB緩存都(dōu)加大了。
在執行管線上，Sunny Cove的分配單元從目前的4個增加到5個，執行接口從8個增加到10個，L1 Store帶寬翻倍。
前面(miàn)增加緩存、提升操作次數的設計還(hái)需要搭配更好(hǎo)的算法，所以Sunny Cove還(hái)要更加智能(néng)，提高分支預測的精度，減少延遲等等。
專業性能(néng)提升
除了前面(miàn)的更寬、更深、更智能(néng)之外，Sunny Cove架構在專業性能(néng)上也有改進(jìn)，大家可能(néng)還(hái)記得最早爆料架構日新内容的時候就有7-Zip性能(néng)提升75%的爆料，這(zhè)就是Sunny Cove架構了加密解密指令集的緣故，其他還(hái)有AI、内存、網絡、矢量等方面(miàn)的改進(jìn)。
全新加密指令可以大幅提升7-Zip的性能(néng)
英特爾版的big.LITTLE大小核策略：Sunny Cove與Tremont合體
在擁有了Sunny Cove大核以及Tremont小核之後(hòu)，再加上3D封裝技術Foveros，英特爾終于可以做一些不同尋常的産品了。在架構日當天，英特爾就展示了一種(zhǒng)混合X86處理器，大核是Sunny Cove，小核是Tremont，整合了22nm工藝的IO核心以，共享1.5M L2緩存，所有核心共享4MB的LLC緩存，内存控制器是4*16位的，支持LPDDR4，整合了Gen 11核顯，有64個EU單元，Gen 11.5顯示控制器還(hái)有新的IPU，支持DP 1.4。
英特爾的這(zhè)個混合X86處理器就是很早之前曝光的“Lakefield”的處理器，它將(jiāng)采用“Ice Lake”高性能(néng)内核和“Tremont”低功耗内核，它主要是給移動市場準備的，類似ARM公司的big.LITTLE大小核架構，需要高性能(néng)運算的時候使用大核心，否則使用低功耗核心以降低功耗。
在這(zhè)個混合X86處理器上，占用空間小也是個優勢，其尺寸隻有12*12*1mm，相當于一個10美分硬币大小，而且待機功耗隻有2mW，低功耗+小體積的優勢非常适合各種(zhǒng)移動設備，有助于英特爾更好(hǎo)地跟ARM等移動處理器競争，守衛自己的領地。
總結：英特爾靈活應對(duì)後(hòu)摩爾定律時代，再戰AMD 7nm
總之， 一直自诩爲摩爾定律守衛者的英特爾也不得不考慮後(hòu)摩爾時代的生存問題了，架構日上他們還(hái)是避而不談10nm工藝以及未來的7nm工藝，如果還(hái)是像過(guò)去那樣等着先進(jìn)工藝量産才來升級CPU架構，那麼(me)在面(miàn)對(duì)早早采用模塊化設計思路的AMD競争時，英特爾隻怕更無力應對(duì)。
Foveros 3D封裝及Sunny Cove就是英特爾給出的答案，通過(guò)封裝不同工藝水平的芯片解決了工藝升級的問題，而全新設計的Sunny Cove架構（還(hái)有Gen 11核顯這(zhè)裡(lǐ)沒(méi)重點介紹）也進(jìn)一步提高了Ice Lake處理器的IPC性能(néng)。
根據英特爾的消息，2019年他們就會推出Foveros 3D封裝技術的新一代10nm+22nm工藝Sunny Cove處理器，整合Gen 11核顯，而AMD明年推出的是7nm+14nm工藝的Zen 2處理器及Navi GPU核心。雖然目前還(hái)不知道(dào)這(zhè)兩(liǎng)家公司具體的桌面(miàn)處理器規格，但是2019年有好(hǎo)戲看是沒(méi)跑了。
