由于半導體發(fā)展趨勢，在相同晶圓面(miàn)積下填入更多晶體管，勢必使線寬逐漸微縮，但尺寸微縮卻有限制，其閘極線寬極限約在3～5nm間(線寬愈小則電阻值愈大)，使得科學(xué)家試圖找尋在不微縮線寬尺寸下，如何以相同的制程方式提升元件效率，突破摩爾定律限制，而SOI(Silicon on Insulator)矽晶絕緣體技術，即爲解決方法之一。
所謂SOI技術是由Si晶圓透過(guò)特殊氧化反應，使氧化層(Buried Oxide)形成(chéng)于Si層與Si晶圓間，最終産生Si/SiO2(Buried Oxide)/Si Substrate結構，由于SOI的半導體特性(低功耗、高性價比與低制造周期等)，使得元件擁有取代線寬較大(16-12nm)之FinFET結構優勢。
磊晶技術發(fā)展，無助于SOI生成(chéng)上之演進(jìn)
SOI的發(fā)展脈絡可追朔至1960年中後(hòu)期，由于半導體爲了追求适當的絕緣材料作爲基闆，逐漸開(kāi)發(fā)出以藍寶石基闆爲基礎而成(chéng)長(cháng)的Si磊晶層SOS(Silicon on Sapphire)技術，爲SOI原型，但由于藍寶石基闆價格昂貴，目前已較無人使用此技術。
另一方面(miàn)，日商Canon也于2000年初，針對(duì)SOI技術開(kāi)發(fā)ELTRAN(Epitaxial Layer TRANsfer)成(chéng)長(cháng)方法，雖然SOI最上層之Si層材料可由磊晶方式成(chéng)長(cháng)，且條件易于控制，但整套流程需經(jīng)陽極氧化(形成(chéng)多孔性Si層)、磊晶、高溫氧化、鍵結、分離蝕刻與氫氣退火等步驟，過(guò)程十分繁瑣，因而這(zhè)項技術最後(hòu)也無疾而終。
若以現階段SOI生成(chéng)技術評估，主要可分爲離子布植及晶圓接合等方式進(jìn)行，相關技術有以下幾種(zhǒng)：SIMOX(Separation by IMplanted OXygen)、BESOI(Bond and Etch-back SOI)與Smart-Cut等，作爲後(hòu)續供應現行SOI晶圓之方法。
三大SOI生成(chéng)方法，以Smart-Cut技術獨步群雄
以SIMOX技術爲例，成(chéng)長(cháng)SOI方法主要透過(guò)離子布植機，將(jiāng)大量氧離子(O+ ions)打入Si晶圓前緣部分，再透過(guò)高溫退火(1,300℃)使其産生氧化層，最終形成(chéng)Si/SiO2(Buried Oxide)/Si Substrate結構。
該技術制作的SOI雖較容易，但由于氧離子于離子布植時，難以穿透Si晶圓達到深處，使得Si層隻有約50～240nm厚度，因此後(hòu)續還(hái)需經(jīng)由磊晶成(chéng)長(cháng)方式，使Si層厚度增加，達到SOI元件所需的要求。
BESOI成(chéng)長(cháng)方式是先透過(guò)兩(liǎng)片Si晶圓，經(jīng)高溫氧化後(hòu)形成(chéng)兩(liǎng)片表面(miàn)氧化層的結構(SiO2/Si Substrate)，再將(jiāng)兩(liǎng)片氧化層相互接合并加熱(1,100℃)，使其産生鍵結與退火，最終經(jīng)CMP研磨後(hòu)形成(chéng)Si/SiO2(Buried Oxide)/Si Substrate結構。盡管Si層的厚度已較SIMOX技術相對(duì)好(hǎo)控制，但兩(liǎng)片氧化層接合之鍵結良率，仍是SOI晶圓産能(néng)的決定關鍵，需大量時間研磨除去多餘Si層。
而Smart-Cut技術則爲法國(guó)SOITEC開(kāi)發(fā)的方法，可有效加速SOI制作速率。Smart-Cut前半部分將(jiāng)如BESOI技術一般，先將(jiāng)兩(liǎng)片Si晶圓經(jīng)高溫氧化形成(chéng)表面(miàn)氧化層，然後(hòu)將(jiāng)其中一片的氧化層以離子布植機打入大量氫離子(H+)，随後(hòu)再將(jiāng)兩(liǎng)片氧化層以親水性鏈結(Hydrophilic Bonding)方式相互接合，并加熱至400～600℃使氫離子層産生斷裂，分離多餘的Si層，最終經(jīng)退火(1,100℃)與CMP研磨後(hòu)，形成(chéng)Si/SiO2(Buried Oxide)/Si Substrate結構。
借由Smart-Cut方法，确實有效縮減CMP研磨時間(經(jīng)氫離子層斷裂後(hòu)留下之Si層變薄的緣故)，但兩(liǎng)片氧化層的接合鍵結良率仍是SOI決定要素，盡管如此，Smart-Cut還(hái)是能(néng)大幅提高SOI晶圓的生成(chéng)速率，有效降低SOI晶圓成(chéng)本，并得以驅使現行的光通訊元件、物聯網與車用芯片領域加速發(fā)展。
