Cadence客制/類比工具獲得台積電領先業界的5納米制程技術認證，這(zhè)些工具包括Spectre加速平行模拟器(APS)、Spectre eXtensive分割模拟器(XPS)、Spectre RF選項、Spectre電路模拟器、Voltus-Fi客制電源完整性解決方案、Pegasus驗證系統以及VirtuosoR客制IC設計平台，其中包括Virtuoso布局套裝EXL、Virtuoso原理圖編輯器及Virtuoso ADE産品套裝。
益華計算機(Cadence Design Systems)宣布已與台積電合作，實現顧客在行動高效能(néng)運算(HPC)、5G和人工智能(néng)(AI)應用領域的新一代系統單晶片(SoC)設計上的台積電5納米FinFET制程技術制造交付。
憑借着雙方的努力，Cadence數位、簽核與客制/類比工具業已獲得設計規則手冊(DRM)及SPICE v1.0認證，并且Cadence IP也已可配合台積電5納米制程。具備整合式工具、流程及方法的對(duì)應制程設計套件(PDK)現已可供于傳統及雲端環境使用。此外，共同顧客業已利用Cadence工具、流程及IP完成(chéng)多項台積電5納米制程技術的完全制造開(kāi)發(fā)的下線。
台積電的5納米制程率先業界利用極紫外光(EUV)光刻達到制程簡化的效益，而Cadence的全面(miàn)整合數位實現與簽核工具流程也已取得此項制程的認證。Cadence全流程包括Innovus實現系統、Liberate Characterization Portfolio、Quantus萃取解決方案、Tempus時序簽核解決方案、Voltus IC電源完整性解決方案及Pegasus驗證系統。
針對(duì)台積電5納米制程技術優化的Cadence數位與簽核工具，提供關鍵層EUV和相關新設計規則支援，協助共同顧客減少重複并達成(chéng)性能(néng)、面(miàn)積與功耗(PPA)改良。 5納米制程的最新提升包括運用Genus合成(chéng)解決方案的預測性辨識通路銅柱合成(chéng)架構以及在Innovus實施系統和Tempus ECO中的細胞電遷移(EM)處理用腳位存取控制走線方法，還(hái)有Voltus IC 電源完整性解決方案中的統計EM預算分析支援。新近取得認證的Pegasus驗證系統支援所有台積電實體驗證流程的5納米設計規則，包括DRC、LVS及金屬填充。
Cadence客制/類比工具獲得台積電領先業界的5納米制程技術認證，這(zhè)些工具包括Spectre加速平行模拟器(APS)、Spectre eXtensive分割模拟器(XPS)、Spectre RF選項、Spectre電路模拟器、Voltus-Fi客制電源完整性解決方案、Pegasus驗證系統以及VirtuosoR客制IC設計平台，其中包括Virtuoso布局套裝EXL、Virtuoso原理圖編輯器及Virtuoso ADE産品套裝。
Virtuoso研發(fā)團隊與Cadence IP事(shì)業群持續且密切地合作，運用建立于最新Virtuoso設計平台上的尖端科技客制設計方法開(kāi)發(fā)5納米混合訊号IP。藉由持續提升台積電5納米制程及其他先進(jìn)節點制程Virtuoso先進(jìn)節點和方法平台上的設計方法和能(néng)力，讓顧客能(néng)夠突破傳統非結構式設計方法的限制，達成(chéng)更佳的客制實體設計産能(néng)。
新的Virtuoso先進(jìn)節點與方法平台(ICADVM 18.1)具備建立5納米設計所的特性和機能(néng)，包括加速橫列客制化放置與走線方法，這(zhè)種(zhǒng)方法可幫助使用者改善産能(néng)并提升對(duì)于複雜設計規則的管理。Cadence導入多項支援5納米制程的新功能(néng)，包括堆棧型閘極支援、通用多網格對(duì)齊、面(miàn)積規則支援、非對(duì)稱上色與電壓依存性規則支援、類比單元支援及對(duì)于台積電5納米技術項目中所包含各種(zhǒng)新裝置和設計限制的支援。
Cadence正在開(kāi)發(fā)獨到的先進(jìn)節點IP産品組合以支援台積電5納米制程，其中包括高效能(néng)存儲器子系統、極高速SerDes和高效能(néng)類比以滿足對(duì)于HPC、機器學(xué)習(ML)及5G基地台的需求。随着台積電5納米設計基礎設施的推出，Cadence與台積電積極協助顧客解決越來越多應用領域的最新IP要求，實現新一代的SoC開(kāi)發(fā)。