昨日，長(cháng)鑫存儲副總裁、未來技術評估實驗室負責人平爾萱博士披露了DRAM技術發(fā)展現狀和未來趨勢。作爲中國(guó)DRAM産業的領導者，長(cháng)鑫存儲正在加速從DRAM的技術追趕者向(xiàng)技術引領者轉變，用自主研發(fā)的DRAM技術和專利，引領中國(guó)實現DRAM零的突破。
DRAM技術的發(fā)展現狀
平爾萱博士表示，我們現在所處的數據社會是在IC的支撐下建立起(qǐ)來的，其中馮諾依曼架構則是這(zhè)些數據計算的基礎。這(zhè)個架構的一個特點是數據存儲在存儲器DRAM中，CPU以一定的規則獲取存儲器中的數據，并進(jìn)行運算，然後(hòu)將(jiāng)結果通過(guò)外圍設備，比如顯示器呈現出來。
“随着數據量的增加，處理數據的能(néng)力要加強，因此需要強大的CPU，同時存儲器的數據容量也要增強，并且讀寫速度也要增加。因此近來對(duì)DRAM的要求也必須持續提高。DRAM的前景是十分看好(hǎo)”，平爾萱博士強調。IBS首席執行官 Handel Jones日前在上海出席一場技術論壇時也表示，DRAM將(jiāng)于2020年迎來複蘇，增長(cháng)9.87%，這(zhè)也從側面(miàn)印證了平博士的觀點。
平博士介紹，所謂DRAM，是基于電容存儲電荷爲原理的緊密鋪排的陣列。這(zhè)個陣列通過(guò)一系列外圍電路管理從而讀寫裡(lǐ)面(miàn)存儲的數據。自上世紀60年代發(fā)明以來，DRAM容量和尺寸獲得了飛速的發(fā)展。與過(guò)往相比，今天，一個面(miàn)積小于指甲蓋的DRAM裡(lǐ)可容納80億存儲單元，按照8個存儲單元存儲一個字母，那就意味着一個芯片可能(néng)存8億個字母。并且這(zhè)些數據可以以6Gb/sec 的速度，在幾秒内完成(chéng)讀寫。而在這(zhè)些改變背後(hòu)，是DRAM技術多次“進(jìn)化”的結果。
從平博士的介紹我們得知，DRAM技術在發(fā)明之後(hòu)的幾十年裡(lǐ)，經(jīng)曆了從早期簡單的平面(miàn)結構，變化成(chéng)爲了向(xiàng)空間争取表面(miàn)積的溝槽式電容及堆疊式電容的架構。這(zhè)主要與容量的提升需求和制造方法的局限性有關。
平博士解釋道(dào)，早期的DRAM芯片，由于線寬比較大，因此有足夠的平面(miàn)面(miàn)積可制造出足夠的電容值。然而随着線寬的減少，表面(miàn)積逐漸減少，過(guò)往的技術不能(néng)滿足所需電容值，因此DRAM開(kāi)始走向(xiàng)空間結構，争取更多的表面(miàn)積，演變出向(xiàng)上和向(xiàng)下兩(liǎng)種(zhǒng)技術發(fā)展路線，并且共存了接近三十年。而最終以堆疊式架構勝出。
“造成(chéng)這(zhè)個結局的一個重要原因是溝槽式架構面(miàn)臨幾個技術難點：其一是溝槽式隻限于單面(miàn)表面(miàn)積，堆疊式可用雙面(miàn)表面(miàn)積，溝槽式架構很快就達到了刻蝕深寬比極限；其二是高介質材料的應用受到溝槽式中高溫制程的限制。傳統材料SiO ，Al2O3可以在高溫下有低漏電的特性，因此比較适合溝槽式架構，但像HfO，ZrO這(zhè)些高介解常數材料漏電在高于600℃的溫度下增加許多，不能(néng)用于溝槽式架構中需高溫處理的三極管制造中。”
平博士還(hái)提到，在DRAM技術的演進(jìn)過(guò)程中，曾經(jīng)的DRAM巨頭奇夢達提出的埋入式電栅三極管概念也給整個産業帶來巨大的貢獻。他表示，這(zhè)個技術同樣是利用空間，將(jiāng)三極管的性能(néng)提升，這(zhè)種(zhǒng)提升随着線寬的減少越來越被需要。而近代DRAM産品都(dōu)沿用這(zhè)個概念。
“回看堆疊式架構的發(fā)展曆史以及展望將(jiāng)來的發(fā)展趨勢就可以發(fā)現，現在DRAM沿用密集排布電容及埋入式字線三極管，乃至今後(hòu)3-5代DRAM”，平博士說。
DRAM未來的發(fā)展探索
在談到DRAM技術未來的發(fā)展時，平博士首先強調，DRAM是有它的極限的。我們通過(guò)改進(jìn)，可以將(jiāng)極限推遲。如導入EUV及HKMG三極管以縮小線寬及加強外圍電路性能(néng)，就是DRAM産業的一個選擇，這(zhè)在未來幾年將(jiāng)可以維持DRAM技術發(fā)展，滿足大數據時代的需求。
首先在EUV方面(miàn)，平博士指出，EUV是繼193納米 Immersion Scanner後(hòu)又一個光刻機革命。它可滿足工藝精準度在持續微縮中不斷增加的要求。而DRAM又是一個十分密集堆疊的設計，且對(duì)信号要求十分嚴格，任何小的偏離都(dōu)會對(duì)信号造成(chéng)損失。那就意味着EUV技術的出現對(duì)DRAM技術的延展有很大的作用：如將(jiāng)線寬進(jìn)一步減少以增加存儲密度。
“EUV主要是針對(duì)陣列。但外圍線路的增強及微縮也是近來DRAM技術發(fā)展的另一個機會”，平博士補充說。
他表示，在DRAM幾乎一半的外圍線路中，有一半是邏輯線路用的。在過(guò)往，這(zhè)部分的CMOS一直都(dōu)是用傳統的SiON/Poly Si Gate堆棧的。但這(zhè)個堆棧在32/28納米階段碰到了瓶頸：一方面(miàn)是SiON厚度已到極限，不能(néng)再薄了；另一方面(miàn)，Poly Si作爲半導體材料，導電率也不足了，出現了嚴重的元器件性能(néng)不足。如在高端的圖顯DDR中，芯片性能(néng)速度明顯不足，這(zhè)就需要引進(jìn)更先進(jìn)的HKMG CMOS提供更好(hǎo)性能(néng)。随着DDR5的到來，HKMG CMOS的使用會越來越現實。
“由于DRAM制程中有電容這(zhè)一段，因此HGMG制程的選擇需與電容制程匹配。所謂的Gate First制程就可被選擇爲DRAM邏輯線路CMOS制程”，平博士說。他進(jìn)一步表示，通過(guò)引入HKMG，不但可以推動存儲密度進(jìn)一步提高，接口速度也同步獲得了提升。
“爲了繼續發(fā)展DRAM技術，我們還(hái)需要在新材料、新架構上進(jìn)行更多探索，并與相關企業進(jìn)行合作”，平博士說。他最後(hòu)指出，回顧過(guò)去幾十年的DRAM發(fā)展，證明IDM是發(fā)展DRAM的必然選擇，而這(zhè)正是長(cháng)鑫存儲從一開(kāi)始建立就堅持的。
從平博士的介紹中我們可以看到，基于授權所得的奇夢達相關技術和從全球招攬的極具豐富經(jīng)驗的人才，長(cháng)鑫存儲借助先進(jìn)的機台已經(jīng)把原本奇夢達的46納米 DRAM平穩推進(jìn)到了10納米級别。公司目前也已然開(kāi)始了在EUV、HKMG和GAA等目前還(hái)沒(méi)有在DRAM上實現的新技術探索。
正如前面(miàn)所述，這(zhè)些技術將(jiāng)會給DRAM帶來一個巨大的提升。這(zhè)也會讓長(cháng)鑫存儲有機會從一個技術追随者轉變爲一個技術并駕齊驅、甚至全球領先的中國(guó)DRAM玩家