高效能(néng)運算領域的領導廠商arm與晶圓代工龍頭台積電26日共同宣布，發(fā)布業界首款采用台積電先進(jìn)的CoWoS封裝解決方案，内建arm多核心處理器，并獲得矽晶驗證的7納米小芯片（Chiplet）系統。
台積電表示，此款概念性驗證的小芯片系統成(chéng)功地展現在7納米FinFET制程及4GHz arm核心的支援下打造高效能(néng)運算的系統單芯片（System-on-Chip,SoC）之關鍵技術。同時也向(xiàng)系統單芯片設計人員演示運作時脈4GHz的芯片内建雙向(xiàng)跨核心網狀互連功能(néng)，及在台積電CoWoS中介層上的小芯片透過(guò)8Gb/s速度相互連結的設計方法。
台積電進(jìn)一步指出，不同于整合系統的每一個元件放在單一裸晶上的傳統系統單芯片，將(jiāng)大尺寸的多核心設計分散到較小的小芯片設計更能(néng)完善支持現今的高效能(néng)運算處理器。
此高效的設計方式可讓各項功能(néng)分散到以不同制程技術生産的個别微小裸晶，提供了靈活性、更好(hǎo)的良率、及節省成(chéng)本的優勢。
小芯片必須能(néng)夠透過(guò)密集、高速、高頻寬的連結來進(jìn)行彼此溝通，才能(néng)确保最佳的效能(néng)水準，爲了克服這(zhè)項挑戰，此小芯片系統采用台積電所開(kāi)發(fā)的Low-voltage-INPackage-INterCONnect（LIPINCONTM）獨特技術，資料傳輸速率達8Gb/s/pin，并且擁有優異的功耗效益。
另外，此款小芯片系統建置在CoWoS中介層上由雙個7納米生産的小芯片組成(chéng)，每一小芯片包含4個arm Cortex–A72處理器，以及一個芯片内建跨核心網狀互連彙流排，小芯片内互連的功耗效益達0.56pJ/bit、頻寬密度1.6Tb/s/mm2、0.3伏LIPINCON介面(miàn)速度達8GT/s且頻寬速率爲320GB/s。此小芯片系統于2018年12月完成(chéng)産品設計定案，并已于2019年4月成(chéng)功生産。
arm資深副總裁暨基礎設施事(shì)業部總經(jīng)理Drew Henry表示，這(zhè)次與我們長(cháng)期夥伴台積電協作的最新概念性驗證成(chéng)果，結合了台積電創新的先進(jìn)封裝技術與arm架構卓越的靈活性及擴充性，爲將(jiāng)來生産就緒的基礎架構系統單芯片解決方案奠定了絕佳的基礎。
台積電技術發(fā)展副總經(jīng)理侯永清博士表示，此款展示芯片呈現出我們提供客戶系統整合能(néng)力的絕佳表現，台積電的CoWoS先進(jìn)封裝技術及LIPINCON互連介面(miàn)能(néng)協助客戶將(jiāng)大尺寸的多核心設計分散到較小的小芯片組，以提供更優異的良率與經(jīng)濟效益。arm與台積電的本次合作更進(jìn)一步釋放客戶在雲端到邊緣運算的基礎架構應用上高效能(néng)系統單芯片設計的創新。