近日，安徽省經(jīng)信廳引發(fā)《重點領域補短闆産品和關鍵技術攻關任務揭榜工作方案》（以下簡稱“方案”）。
根據《方案》，安徽省將(jiāng)聚焦新一代電子信息、智能(néng)裝備、新材料等重點領域，組織具備較強創新能(néng)力的企業揭榜攻關，通過(guò)2-3年時間，重點突破一批制約産業發(fā)展的關鍵技術，培育一批優勢産品，做強一批優勢企業，不斷提高制造業自主可控水平，促進(jìn)制造業高質量發(fā)展。
目前，安徽省已經(jīng)以制造業重大發(fā)展需求爲目标，以突破産業關鍵技術短闆爲導向(xiàng)，着眼有基礎可産業化、突出産業帶動性，在10個重點領域、50個重點方向(xiàng)中确定了104項揭榜任務，其中包括多項集成(chéng)電路産業的揭榜任務。
以下爲部分集成(chéng)電路産業揭榜任務：
射頻氮化镓單晶襯底的主要任務爲面(miàn)向(xiàng)高端射頻領域，如軍用相控雷達、5G通信基站、衛星通訊等，開(kāi)展基于自支撐技術的高質量、大尺寸、半絕緣型的氮化镓襯底生長(cháng)及物性調控的研發(fā)與量産。
低功耗高速率LPDDR5 DRAM産品開(kāi)發(fā)的主要任務爲面(miàn)向(xiàng)中高端移動、平闆及消費類産品DRAM存儲芯片自主可控需求，研發(fā)先進(jìn)低功耗高速率LPDDR5 産品并實現産業化，依托DRAM 17nm及以下工藝，攻關高速接口技術、Bank Group架構設計技術、低功耗電源（電壓）技術、片内糾錯編碼（On-Die ECC）技術，完成(chéng)低功耗高速率LPDDR5 DRAM産品開(kāi)發(fā)。
15/14nm DRAM存儲芯片先進(jìn)工藝開(kāi)發(fā)及産品研發(fā)的主要任務爲圍繞未來雲計算、人工智能(néng)等對(duì)DRAM存儲芯片小尺寸、大容量、高速度的需求，進(jìn)行15/14nm DRAM存儲芯片制造工藝開(kāi)發(fā)，并實現産業化。
DRAM存儲芯片專用封裝工藝鋁重新布線層(Al RDL)工藝開(kāi)發(fā)的主要任務爲圍繞先進(jìn)DRAM産品工藝開(kāi)發(fā)需求，開(kāi)展鋁重新布線層工藝開(kāi)發(fā)并實現産業化應用，采用氣相沉積氧化矽厚膜作爲保護層降低材料應力，攻關濺鍍厚鋁技術替代電鍍銅(鎳钯金)技術，通過(guò)鋁替代銅作爲重新布線層，解決先進(jìn)DRAM産品封裝良率低、成(chéng)本高、周期長(cháng)等問題。
5nm計算光刻國(guó)産化，該任務的研究内容包括：計算光刻EDA軟件，提供高度智能(néng)化、自動化的EDA仿真軟件，含OPC和SMO兩(liǎng)大核心技術，同時將(jiāng)版圖到掩膜版數據轉換的全流程囊括其中，增加工藝探索、建模、圖形驗證、圖形校正、數據準備5大模塊，各個模塊可以獨立操作又能(néng)有效串連，對(duì)光刻工藝步驟構建适合的軟件模型，以純軟件模型取代工程實驗，達到降低研發(fā)成(chéng)本的效果。通過(guò)内建人工智能(néng)算法引擎，從而提高收斂準确性，支持5nm光刻工藝和多重圖形化（Multiple-Patterning）技術，實現Patterning圖形全流程自動化，最大程度減少對(duì)人的依賴，還(hái)起(qǐ)到了提高開(kāi)發(fā)效率、減少人力成(chéng)本、縮短開(kāi)發(fā)時間的作用。
定位下一代EDA的5nm工藝研發(fā)DTCO平台，主要内容包括：將(jiāng)光刻工藝研發(fā)和器件工藝研發(fā)流程整合的工藝研發(fā)流程。包括七大模塊：1.性能(néng)評價模塊 2.功耗評價模塊 3.面(miàn)積評估模塊 4.制程成(chéng)本評估模塊 5.制程可行性評估模塊 6.智能(néng)設計規則管理系統 7.DTCO協作請求與控制系統。通過(guò)此DTCO平台， 工藝研發(fā)人員將(jiāng)從研發(fā)早期确定技術路線，對(duì)性能(néng)功耗面(miàn)積的持續優化，評估工藝條件的可行性與成(chéng)本，決定設計規則窗口，引入研發(fā)組織協作流程，將(jiāng)龐大的工藝研發(fā)信息納入統一管理，降低工藝研發(fā)成(chéng)本，提高效率。
5G高抑制n77頻帶帶通濾波器的主要内容爲實現高抑制Hybrid 5G n77濾波器産品研發(fā)并産業化，解決射頻前端芯片“卡脖子”難題。
基于5G通訊的LTCC射頻器件研發(fā)與産業化的主要内容爲突破LTCC三維布局、傳輸零點的引入方法、LTCC濾波器的計算機輔助診斷與調試等關鍵技術。
國(guó)産化智能(néng)語音芯片研發(fā)的主要任務爲：1.完全自研、自定義的DSP和AI加速器的指令和IP的研究設計；2.專用IP設計以及驗證：完成(chéng)AI加速器微架構設計，指令集設計，用RTL實現并驗證，主要包括：1）AI加速器微架構設計，它可以較好(hǎo)的平衡各種(zhǒng)算力需求和設計複雜度；2）針對(duì)人工智能(néng)算子，設計出AI加速指令。
存儲器芯片生産自動測試設備研發(fā)的主要任務包括1.ATE行業最高集成(chéng)度的核心儀表闆；2.行業最高的系統配置能(néng)力；3.行業内最高生産并行測試能(néng)力。