DRAM在過(guò)去的幾十年裡(lǐ)發(fā)展方向(xiàng)單一，以追求高密度存儲器爲目标，但台灣的钰創科技沒(méi)有走傳統路線，而是開(kāi)發(fā)全新的DRAM架構，稱爲RPC (Reduced Pin Count) DRAM。
在過(guò)去的幾十年裡(lǐ)，DRAM産業的發(fā)展方向(xiàng)單一，以追求高密度存儲器爲目标，首先是非同步 DRAM，然後(hòu)發(fā)展到DDR5同步DRAM。钰創科技(Etron Technology)在今年度消費性電子展(CES 2019)上表示該公司沒(méi)有走傳統路線，而是開(kāi)發(fā)全新的DRAM架構，稱爲RPC (Reduced Pin Count) DRAM。
钰創科技董事(shì)長(cháng)暨執行長(cháng)盧超群表示，RPC DRAM隻使用到一半數量的接腳，既能(néng)達到小型化，又能(néng)降低成(chéng)本。他將(jiāng)RPC DRAM定位爲小型化穿戴式裝置和終端AI子系統的理想選擇。盧超群補充說明，爲了采用DDR4，現今許多研發(fā)小型穿戴式裝置的公司必須購買更多不需要的元件，「對(duì)于許多開(kāi)發(fā)小型系統的研發(fā)人員來說，導入DDR4反而多餘。」
RPC DRAM帶領DRAM技術藍圖往不同的方向(xiàng)發(fā)展。（來源：钰創科技）
更具體地說，钰創的RPC DRAM号稱可提供16倍的DDR3頻寬，在40接腳的FI-WLCSP封裝中僅使用22個開(kāi)關訊号；該公司表示，RPC DRAM在無需增加設計複雜性和成(chéng)本的情況下，能(néng)提供DDR4的容量和頻寬。
RPC鎖定未被滿足的市場
市場研究機構Objective Analysis的分析師Jim Handy對(duì) EE Times表示：「DRAM的有趣之處在于大廠僅關注每年出貨量可達數億甚至數十億顆的元件；這(zhè)爲钰創這(zhè)樣的公司提供了機會，前提是它們能(néng)夠想辦法說明标準型動态随機存取存儲器(commodity DRAM)并不能(néng)滿足目前的市場需求，并制造出能(néng)滿足這(zhè)些市場需求的零組件。這(zhè)(RPC DRAM)就是一個例子。」
在被問到RPC DRAM 可用來解決哪些問題時，Handy 表示：「主要是節省成(chéng)本和空間；钰創提出了一個令人信服的論點，即RPC透過(guò)減少I/O接腳數目或以其他方式支援較小的邏輯晶粒(logic die)尺寸，進(jìn)而(藉由允許公司購買較低密度的元件)降低DRAM和FPGA或SoC 的成(chéng)本。他補充指出：「我發(fā)現節省成(chéng)本是任何一種(zhǒng)新産品最吸引人的理由。」
RPC DRAM與DDR3或LPDDR3 DRAM相似，但是少了一半以上的接腳數。（來源：钰創科技）
與萊迪思建立合作關系
RPC DRAM不僅僅是新DRAM架構的概念，钰創還(hái)在CES展上透露該公司已經(jīng)與萊迪思半導體(Lattice Semiconductor)合作，展出可兼容钰創RPC DRAM的萊迪思EPC5 FPGA解決方案。
爲此EE Times詢問了萊迪思這(zhè)間FPGA公司，在RPC DRAM架構中發(fā)現了哪些傳統DRAM所沒(méi)有的「特點」或「優勢」？該公司産品營銷總監Gordon Hands告訴我們：「包括FPGA在内的許多芯片之使用者相當重視I/O接腳，它們通常會對(duì)設計工程師帶來限制；透過(guò)消除對(duì)單獨控制和位址接腳(address pins)的需求，钰創的RPC存儲器能(néng)減少對(duì)這(zhè)些稀少資源的使用。」
那麼(me)萊迪思的FPGA采用RPC DRAM後(hòu)，有變得更好(hǎo)用嗎？對(duì)此Hands解釋：「自從推出ECP品牌，萊迪思一直專注于提供比其他中階FPGA産品在每個邏輯容量上更高的FPGA頻寬，研發(fā)人員運用I/O環路中的預設計元件來實現DDR存儲器界面(miàn)，我們重新使用這(zhè)些元件來支援钰創的RPC。」
Hands指出，到目前爲止萊迪思和钰創的合作已經(jīng)證明了此概念性設計可以讓此兩(liǎng)間公司的芯片具兼容性；他補充，「在2019年上半年，萊迪思希望發(fā)表一系列參考設計和展示，促使客戶加快導入此技術。」
結合萊迪思FPGA與钰創的PRC DRAM參考設計在CES 2019亮相。（來源：EE Times）
RPC DRAM無可取代？
那麼(me)，OEM和ASIC研發(fā)人員對(duì)這(zhè)種(zhǒng)新型存儲器架構的需求會有多高？除了RPC DRAM，是否有其他解決方案呢？對(duì)此Objective Analysis的Handy 表示：「目前不需要高密度DRAM的應用通常會使用SRAM，但後(hòu)者相當昂貴；低密度DRAM是另一種(zhǒng)選擇，但它們比大多數的設計需要更寬的界面(miàn)。」
在Handy看來，RPC承諾能(néng)用更具成(chéng)本效益的解決方案來取代以上兩(liǎng)者，因此隻要钰創能(néng)堅持到底，他們應該能(néng)在市場上獲得佳績。
钰創的盧超群指出，縮小存儲器尺寸是導入穿戴式裝置的一個關鍵因素，存儲器尺寸太大將(jiāng)是目前的一大缺點。他以Google智慧眼鏡爲例解釋，DDR3的頻寬足以讓智慧眼鏡撷取與播放影像，但問題是DDR3的9x13mm球閘陣列封裝(BGA)尺寸使其無法放進(jìn)智慧眼鏡。
盧超群表示，DDR3存儲器在x16配置的96球BGA封裝中，尺寸大約爲9 x 13mm；無論晶粒容量多大，采用0.8 mm間距6列、16接腳，最小封裝尺寸維持不變，即使改用256 Mbit至8 Gbit任何容量的晶粒，封裝體積也是一樣。
但如果DRAM不是采用BGA封裝呢？對(duì)此盧超群解釋，FI-WLCSP的制程與BGA不同，「不是一次隻封裝一顆芯片，而是一片晶圓一整批封裝；」而每個封裝單元都(dōu)是半導體晶粒的大小，也就是小型的FI-WLCSP封裝内就是一顆小晶粒。他表示：「RPC DRAM是世界上第一款采用FI-WLCSP封裝的 DRAM。」
采用不同封裝的RPC DRAM。（來源：钰創科技）
使用FI-WLCP封裝時，不用基闆、也不用打線接合(wire-bonding)或覆晶(flip-chip)等封裝步驟。封裝元件内包含沉積的電介質和光學(xué)定義的導體，接着是電鍍和植錫球，所有制程都(dōu)在完整晶圓片上進(jìn)行。
钰創的影像和存儲器産品開(kāi)發(fā)副總裁暨首席科學(xué)家Richard Crisp接受EE Times訪問時表示：「減少接腳數目和較小的晶粒尺寸爲RPC DRAM能(néng)采用FI-WLCSP封裝的關鍵因素；」他強調：「沒(méi)有其他DRAM采用此封裝方式，RPC DRAM隻有一粒米的大小。」
一切都(dōu)與成(chéng)本有關
要在市場上推廣 RPC DRAM，钰創必須做什麼(me)？Objective Analysis的Handy認爲：「钰創需要确保産品價格能(néng)爲OEM廠商帶來成(chéng)本效益，他們似乎正爲了這(zhè)個目标在努力，由此可知他們正朝着對(duì)的方向(xiàng)前進(jìn)；而如果這(zhè)些廠商可能(néng)會因爲依賴單一供應來源而感到不安的話，钰創要是能(néng)列出替代供應來源會有幫助。」
被問到RPC DRAM的晶圓代工夥伴時，钰創僅表示該産品采用與該公司其他DRAM産品一樣的制造來源，但婉拒透露具體合作廠商名稱。至于RPC DRAM 的制程，钰創的Crisp 強調：「與标準 DDR3 相比，我們使用标準的制程與材料，不需要用到特别誇張的信令(signaling)或特殊材料。」
